초박막 반도체 웨이퍼 보호 코팅 및 세정 기술 (CIS, HBM, HYBRID 공정 수율 고도화 기술):
 다이싱(Dicing) 및 백그라인딩(Backgrinding) 공정 중 미세 파티클과 스크래치로부터 소자를 완벽히 보호하는 독보적 코팅 기술 최적화
 공정 완료 후 잔사나 데미지 없이 코팅막을 완벽히 제거하는 전용 박리/세정 기술 최적화 및 차세대 칩 패키징 공정 적용 연구
 고성능 필름 테이프 (Film & Tape): 반도체 후공정 및 칩 패키징 단계에서 웨이퍼를 보호하고 공정 효율을 극대화하는 고기능성 점착 보호 필름 및 테이프 소재 기술 개발
 차세대 TIM 및 고배열 방열 소재: 탄소 클러스터 분산 기술을 활용한 고효율 방열 소재 연구개발 로드맵 수립 및 실행

핵심 기술 R&D 총괄: 위 명시된 당사 핵심 소재의 기술 고도화 및 양산 수율 안정화 지원
 글로벌 공동 연구개발(JDA) 리드: 일본 등 해외 기술 파트너사와의 공동개발협약(JDA) 프로젝트 총괄 및 원활한 기술 교류 주도
 연구소 조직 및 IP 관리: 연구원 역량 강화, 핵심 기술 인재 육성 및 글로벌 특허 포트폴리오(IP) 고도화

- 원서 마감후 1차(서류) 합격자에 한하여 개별연락
- 해외여행에 결격 사유가 없는 자